J-STD-003：はんだ付け性試験（PCB）

プリント基板のはんだ付け性試験(国際規格)

J-STD-003は、すず鉛または鉛フリーのはんだを使用しながら、プリント基板の表面導体、取付けランドおよびめっきスルーホールのはんだ付け性を評価するための試験方法や欠陥の定義について規定し、また図を示すものである。

本規格はベンダーおよびユーザーの両者による使用を目的としている。本規格はプリント基板の表面導体、取付けランドおよびめっきスルーホールがはんだと容易にぬれること、および過酷なプリント基板組立工程に耐えることに合格であると判定するためのはんだ付け性試験方法を提供することを目的としている。

本規格は表面導体(および取付けランド)とめっきスルーホールの両方のはんだ付け性を評価するための試験方法について説明している。リビジョン「C」には、はんだ付け性試験のGR&R (ゲージ繰返し性&再現性)に関する最新情報、およびアップデートされた図が掲載されている。

改訂版1は編集上の誤記を修正するとともに、ドキュメントの多くの領域に明確な記述を加えるものである。

本規格は、エレクトロニクス業界内で採用されるはんだ付け性試験の要求事項と試験方法を規定する2つの基準のうちの1つである。もう1つは、部品側のはんだ付け性について言及している。

IPC-J-STD-002部品リード、電極、ラグ、端子およびワイヤーのはんだ付け性試験

関連コンテンツ

IPC NEWS